無電解めっきによるAuマイクロバンプ形成技術

Fabrication technology of Au micro-bump by electroless plating.

関東化学株式会社 技術·開発本部 中央研究所 第四研究室 德久 智明

Tomoaki Tokuhisa

Central Research Laboratory, Technology & Development Division, Kanto Chemical Co., Inc.

1. はじめに


近年、小型かつ高性能な電子機器が普及しており、 最近のスマートフォンを例に挙げると、"携帯電話"という 領域を超え、様々なアプリケーションを併せ持った"モバ イル端末"として、幅広く利用されている。このような性能 を実現するには、機器内部における半導体パッケージン グ技術が重要となり、ICチップと搭載基板との接続技 術向上が大きな課題となる。

IC チップの接続技術は、ワイヤボンディング(以下 WB)とフリップチップ(以下FC)の2つが一般的である。 WB(図1-a)は、A1、Au、Cuなどの金属ワイヤでチップ と基板間を接続する。一方、FC(図1-b)は、はんだや Auで形成したバンプという突起状の端子により、チップ と基板間を接続する。FCの方が配線長を短縮でき、高 速伝送性の向上や高密度化などに有効である。現在 のパッケージング技術は、これら2つを利用し、複数の チップを1つの基板上にまとめたシステムインパッケージ (SiP)が主である¹⁾。

ここ数年さらなる高性能化に向けてパッケージング技 術はめまぐるしく変遷しており、Siインターポーザを用い た2.5Dパッケージ、チップを積層する3Dパッケージング といった新たな形態が、各デバイスメーカーの用途に応 じて模索されている(図 2)。2013~2014年にTSV (Through Silicon Via:シリコン貫通電極)を利用した 3D LSIが量産化される見通しで、当面 2.5D/3Dパッ ケージングが主流になることが予想される2)。

したがって、これらパッケージングを実用化するにあた り、微細化・高密度化に対応可能かつ高い信頼性を持


つ"TSV埋め込み法"や"マイクロバンプ形成法"といっ た微細加工技術の開発がポイントとなる。本報では、 (独)産業技術総合研究所(以下 産総研)と共同開発





b. フリップチップ(FC)

図1 ワイヤボンディングとフリップチップボンディング



- ・パッケージの小型化
- ・チップの高密度実装
- •高速伝送性
- ・消費電力の低減 など

図22.5D/3Dパッケージングの例

した「無電解めっきによるφ20μm以下のAuマイクロバ ンプ形成技術」を中心に紹介する。

2. 現行のマイクロバンプ形成技術における課題

現在のマイクロバンプ材料には、鉛フリーはんだまた はAuが主に利用されている^{3)~6)}。鉛フリーはんだは、 微細化・狭ピッチ化が進むにつれて、溶融時の濡れ広 がりやウィスカの影響による接続不良が問題になると推 測される $^{7)\sim10}$ 。そのため、接続信頼性の観点から、鉛 フリーはんだはマイクロバンプ材料としては適当ではな V20

一方、Auは耐食性に優れ、高い接続信頼性が期待 できる。ただし、微細化に対応した形成法に課題があ る。現行のAuマイクロバンプ形成法は、スタッド法と電 解めっきの2つが利用されている。スタッド法は、WBを 応用したもので圧着したワイヤを適当な長さで切断し、 バンプを形成する。ただし、バンプサイズがワイヤ径に依 存するため、ある一定の大きさから微細化することは難 しい。また、電解めっきは、析出速度が速く、液ライフが 長いなど生産性に優れているものの、バンプ高さの面内 均一性が電流密度分布に依存する11)ため、バンプ径 が ϕ 数 μ mオーダーになると実用例はない。以上から、 現行技術ではバンプ径o数μmオーダーのマイクロバン プ形成に対応できないといえる。

3. 無電解めっきによる Auマイクロバンプ形成技術の検討

電解めっきとは別にもう1つ一般的なめっき法として、 無電解めつきがある。無電解めつきは、置換型と還元型 に大別され、本報では還元型無電解めっきのみを取り 扱う。


無電解めっきは、析出速度が1μm/hr程度と遅く、電 解めっきに比べ生産性に劣ることからAuマイクロバンプ 形成に利用された報告はほとんどない。仮に析出速度 を上げるために、Au塩や還元剤の増量を行なうと浴寿 命を低下させる原因となる。また、浴安定性の高いシア ンタイプのめっき浴は、レジストや基材にダメージを与える ことや毒物であるシアン化合物を含むため、Auマイクロ バンプ向けの新規プロセス開発にはノーシアンタイプが 必須と考える。

しかしながら、無電解めっき故のメリットもいくつかあ る。たとえば、リード線が不要であるため独立回路にめっ きできる、電流密度分布を考慮する必要がなく、バンプ 高さの均一性を撹拌等で容易に制御できるなどがあ る。表1に電解めっきとの比較をまとめた。これらのことか ら、バンプ径がø数µmオーダーのマイクロバンプ形成に 関しては、電解めっきに比べて無電解めっきが有効な 手法であると考える。そこで、無電解めっきによるマイク ロバンプ形成技術の確立を目標に検討を行った。

2008年から産総研と共同で、Auマイクロバンプを利 用したFC接続の実用化検討を開始した^{12)~16)}。目標と するバンプサイズは、図3に示すようにバンプ径φ5~20 μ m、バンプ高さ10 μ m、ピッチ30 μ m以下と、当時まだ 実現されていない極めて微細なレベルであった。当社 は、これまでにプリント基板用ノーシアン無電解めっき浴 "OTKシリーズ"を製品化していたので、これをベースに マイクロバンプ形成用無電解Auめっき浴の開発を担当 した。

表1マイクロバンプ形成におけるめっき法の比較

	電解めっき	無電解めっき	
析出速度	速い	遅い	
リード線 (導電性)	必要	不要 (独立パターン可)	
バンプ高さ均一性	電流分布に依存	撹拌等で容易に制御	
浴寿命	長	短	
微細化対応	困難	有利	




・バンプ径: ≦ φ 20 μ m ・バンプ高さ:10 μ m •ピッチ幅: ≦30 µ m

図3目標とするマイクロバンプの形態

4. マイクロバンプ形成用無電解めっき浴の開発

当社"OTKシリーズ"は、ノーシアンタイプ、pH中性、 処理温度50℃前後とマイルドな操作条件で、Au表面 上を触媒としてAuを還元析出させるため、"自己触媒 型無電解Auめっき"と呼ばれている。自己触媒型無電 解Auめっきの反応イメージを図4に示す。



 $2Au(S_nO_m)_2^{3-} + C_6H_8O_6 \rightarrow 2Au + C_6H_6O_6 + 2H^+ + 4S_nO_m^{2-}$

•カソード反応: Au(S_nO_{m)2}3-+e- → Au+2S_nO_m2-•アノード反応: C₆H₈O₆ → C₆H₆O₆+2H⁺+2e⁻

図4 自己触媒型無電解 Au めっきの反応イメージ

マイクロバンプ形成における無電解 Au めっきの課題 は、析出速度を高速化することである。先にも述べた が、ノーシアンタイプが必須であり、かつ浴寿命の観点 から、析出速度を上げるためにAu塩や還元剤の増量 はできない。このほか析出高速化のため、浴の高温化、 高pH化なども考えられるが、これらもレジストへのダメー ジや浴寿命低下の要因となるため現実的ではない。 よって、基本条件を変更せずに高速化することが重要と なる。以上を踏まえ我々が取り組んだ浴組成設計につ いて示す。

長い間、微細配線めっきとしてCuダマシンめっきが 利用されている。Cuダマシンめっきは、トレンチやビアの 埋め込みを行うために、塩化物イオン、ビス(3-スルホプ ロピル) ジスルフィド(SPS)、ヤヌスグリーンB(JGB)、ポ リエチレングリコール(PEG)といった添加剤により、めっ き成長を制御している17)~19)。このような析出メカニズム をAuめっきへ応用し、微細加工への可能性を検討し た。

めっき浴のベース組成は表2に示したように錯化剤に 亜硫酸塩-チオ硫酸塩、還元剤にアスコルビン酸塩を

使用した20)。析出をコントロールする添加剤には、含硫 黄化合物、含窒素化合物、界面活性剤、金属イオンな ど種々の添加剤を一から数種類添加し、様々な組み合 わせをトレースした。その結果、いくつかの条件で微細 パターンにおける高速析出を確認した。その析出速度 は、5~10 µ m/90min であり、市販浴と比べて3 倍以上 となった(図5)。この開発浴を用いて、産総研と実用化 に向けた性能評価を行った。その評価の詳細を次項に 示した。

表2めっき浴のベース組成

	成分	
錯化剤	M ₂ SO ₃	
	$M_2S_2O_3$	
pH緩衝剤	Phosphate buffer	
金属塩	M ₃ [Au(SO ₃) ₂]	
還元剤	MC ₆ H ₇ O ₆	

(M: alkali metals)




図5 市販品との析出速度の比較

5. ウエハ上へのマイクロバンプ形成と特性評価

5.1 ウエハめっき

テスト用ウエハは産総研で作製し、3inch Siウエハ (Au/Ti or Ni/Cu配線)に、15mm角のチップを9チッ プあるいは16チップパターニングした。レジストパターン は、バンプ径 ϕ 10 μ m、ピッチ30 μ m、バンプ数1,200バ ンプ/チップであり、3inchウエハ当たり10,000バンプ程 度になる。ウエハの概略図を図6に示す。

マイクロバンプ形成過程の断面イメージを図7に示 す。まず、アルカリ洗浄により開口部内のレジスト残渣を 除去し、酸洗浄を経て、めっき液にウエハを浸漬すると 開口部内にAuが埋設される。めっき後、レジストを剥離 すると、Auマイクロバンプが形成される。基板上に形成 したAuマイクロバンプの評価は、産総研にてバンプ高 さ測定、FC接続、接続強度測定、高周波特性評価を 行った。




図6 テスト用ウエハの概略図

-レジスト 1.パターン開口部洗浄 Au 50nm レジスト残渣除去+酸洗浄 Ni 500nm Cu 3μ m 2.無電解Auめっき pH 7.2 浴温度:50℃ めっき時間:90min 3.レジスト剥離 溶剤洗浄

図7マイクロバンプ形成過程

5.2 Auマイクロバンプの FE-SEM 観察

ウエハ上に形成したAuマイクロバンプのSEM像を 図8に示す。バンプ径 ϕ 5~20 μ m、高さ10 μ m、ピッチ 30 μmのマイクロバンプがチップ上に均一に形成される 様子が確認できる。

マイクロバンプをFIBにより断面加工し、FE-SEMによ り断面観察を行った。図9に添加剤の配合を変えて作 製したマイクロバンプの SEM 像を示す。 どちらもバンプ 内部にボイドが形成されていないことが確認できた。






図8 マイクロバンプのSFM像と高さ測定



①添加剤 A+B+C





②添加剤 A+B+C+D

図9 FIBにより断面加工したマイクロバンプのSEM像

@コプレーナ線路の構造


・コプレーナ線路の上面






@コプレーナ線路の伝送経路

バンプなしの場合



・2つのバンプを経由する場合



· <u>特性インピーダンス</u>	<u>50 Ω</u>	
・伝送線路の線幅	w:	22 μm
・信号線とグラウンドのギャップ	g:	13 μ m
・配線の厚さ	t:	$3 \mu m$
· Si ウエハの比誘電率	ε _r :	12
· Si ウエハの厚さ	h:	380 μ m

図10コプレーナ線路の構造と伝送経路

5.3 FC接続と高周波特性評価

バンプ特性評価は、コプレーナ線路を用いた高周波 信号の伝送試験を行った。図10に評価に使用したコプ レーナ線路の構造と伝送経路を示す。今回のコプレー ナ線路は特性インピーダンスが50Ωとなるように設計さ れている。伝送経路は、2つのバンプを経由する場合と しない場合との2パターンを評価し、両者を比較すること でバンプ接続部の高周波特性を確認した。

この試験に使用したチップならびに搭載基板のCu




(1) Deposition of isolation, diffusion barrier and seed layers




(2) Lithography of wiring pattern




(3) Deposition of wiring pattern, barrier and seed layers



(4) Lithography of bump/pad pattern



(5) Electroless plating of bump/pad





(6) Stripping of seed layer




図11 Cu配線からAuバンプおよびパッドの形成過程


配線形成からAuパッドおよびAuマイクロバンプ形成ま でのプロセスを図11に示す。はじめに絶縁層、バリア 層、シード層を形成し、フォトレジストによる配線パターン を形成する。電解Cuめっきにより配線パターンを形成し、 スパッタリングや蒸着によりバリア層 Ti、シード層 Auを成 膜する。リフトオフした後、再度フォトレジストを塗布しパッ ドおよびマイクロバンプパターンを形成し、パターン内部 を無電解Auめっきで埋め込み、レジストならびにシード 層を除去するとAuバンプとAuパッドが形成される。






バンプ径 φ 10 μ m-Pitch 30 μ m 高さ10 μ m





パッドサイズ 10μ m -Pitch 30μ m 厚さ 3μ m




チップ上に形成したバンプの高さ測定


図 12 めっき後の Au バンプおよびパッドの SEM 像と高さ測定





(7) Plasma cleaning and activation





After bonding






図 13 フリップチップ接続過程








図14 フリップチップ接続したチップ断面のSEM像

このように形成したコプレーナ線路上のAuバンプと AuパッドのSEM像を図12に示す。このようにパッドおよ びバンプ高さが均一な様子が確認でき、バンプ高さは 10 μm 程度となった。

これらチップと搭載基板を用い、FC接続を行った。 その接続過程を図13に示す。O2プラズマアッシングに よりバンプとパッド表面をクリーニングし、温度325℃、荷 重 194MpaでFC接続した。このように接続したチップ の断面をFE-SEMで観察した結果、接続性が良好な 様子が確認できた。そのSEM像を図14に示した。バン プ高さがFC接続により40~50%減少していることがわ かる。




図 15 ベクトルネットワークアナライザ(VNA)によるSパラメータ測定




図 16 10Gbps 信号伝送試験におけるアイパターン

この接続したチップを使用し、高周波特性を評価し た。ベクトルネットワークアナライザ(VNA)によるSパラ メータ測定を行い、インサーションロス(挿入損失)とリフ レクションロス(反射損失)の結果を図15に示した。挿 入損失は、40GHzにおいて、バンプを経由した場合(グ ラフの実線)は、2.5dBほど損失が増大したが、実用上 問題ないレベルである。また、10GHzで-2.2dBとなり、 現行デバイスを想定しても十分に損失が小さいといえ る。一方、反射損失は2つのバンプを経由しても-20dB 程度となっており、高い品質といえる。

高速伝送特性評価として、10Gbps信号伝送試験に おけるアイパターンを図16に示した。2つのバンプを経 由することで8%ほど伝送特性の低下はみられるが、ア イ開口は十分な高さが得られており、10Gbpsの高速伝 送が可能なことが確認できたといえる。以上から、無電 解めっきにより形成したマイクロバンプが高周波デバイス に十分対応可能なことが示唆される。

6. 応用技術の検討

この技術を応用した検討例を3点示す。

①エリアアレイ型マイクロバンプ

バンプ径 ϕ 10 μ m、ピッチ20 μ m、チップサイズ4mm 角のエリアアレイ型のバンプ形成である。1 チップのバン プ数は4万個、3inchウエハあたり64万個となる。形成 したマイクロバンプをFE-SEMで観察した結果(図 18-a)、バンプの未析出なく、高さ3 μm(めっき時間: 90min)のバンプが均一に形成できている様子が確認


できた(図17-a)。

②マイクロビア埋め込みめっき

現行のビア埋め込み手法は電解 Cu めっきが一般的 に利用されている。高コストなAuを埋め込んだ報告はな く、また無電解Auめっきの実施例もない。そこで、ビア埋 め込みへの汎用性を確認するため、実際に埋め込み めっきを試みた。ビア径 ϕ 10 μ m、深さ30 μ m(アスペクト 比3)の埋め込みを試験したところ、ボイドが形成される ことなく埋め込みできている様子が確認できた(図 17-b)


③マイクロ構造体形成

φ2μmのドットを連続的に並べて、線状構造体の作 製を試みた。図17-cに示したように連続したドットパター ンを形成することで、特殊形状の構造体が形成できた。




 $\times \phi$ 10 μ m-Pitch 20 μ m

a. エリアアレイ型マイクロバンプ



b. ビア埋め込みめっき



※φ2μm連続ドット

c. 線状構造体

図17マイクロバンプ形成法の応用技術

7. まとめ

無電解めっきによるマイクロバンプ形成技術の実用 性評価を行った結果、バンプ径 φ20μm以下、高さ10 μmのAuマイクロバンプを均一に形成できた。高周波 特性評価の結果、無電解めっきにより形成したAuマイ クロバンプが実用性能に適応できることを確認した。ま た、応用技術として、様々なマイクロ構造体形成への利 用が期待される。

参考文献

- 1) 畑田賢造、エレクトロニクス実装技術、24(12)、36-44(2008)
- 2) 湯之上隆, Electronic Journal, (216), 34-37 (2012)
- 3) 折井靖光, 佐久間克幸, 松本圭司, 鳥山和重, エレクトロニク ス実装学会誌, 12(7), 588-595 (2009)
- 4) 鳥山和重、岡本圭司、小原さゆり、折井靖光、エレクトロニクス 実装学会誌,14(5),372-374(2011)
- 5) 八坂慎一, 大屋誠志郎, 神奈川県産業技術総合研究所研究 報告,(10),70-71(2004)
- 6) 福井太郎, 松下電工技報, 52(1),9-16(2004)
- 7) 井上俊明, 鈴木孝直, 飯塚祐一, フジクラ技報, (112), 61-63
- 8) T.H. Chuang, S.F. Yen, J. Electron. mater., 35(8), 1621-1627
- 9) T.H. Chuang, C.Y. Cheng, T.C. Chang, J. Electron. mater., 38 (12), 2762-2769 (2009)
- 10) F.Y. Ouyang, K. Chen, K.N. Tu, Y.S. Lai, Appl. Phy. Lett., 91, 231919 (2007)
- 11) 内海裕二, 特許公開 2008-297586
- 12) 野村建太朗, 横島時彦, 山地泰弘, 菊地克弥, 仲川博, 越地 耕二,青柳昌宏,岩井良太,加藤勝,第18回マイクロエレクト ロニクスシンポジウム論文集,51-54 (2008)
- 13) 野村建太朗, 横島時彦, 山地泰弘, 菊地克弥, 仲川博, 越地 耕二,青柳昌宏,岩井良太,徳久智明,加藤勝,第23回エレ クトロニクス実装学会講演大会講演論文集,109-110 (2009)
- 14) T. Yokoshima, K. Nomura, Y. Yamaji, K. Kikuchi, H. Nakagawa, K. Koshiji, M. Aoyagi, R. Iwai, T. Tokuhisa, M. Kato, Transaction of The Japan Institute of Electronics Packaging, 2(1), 109-115 (2009)
- 15) 野村建太朗, 横島時彦, 加藤史樹, 山地泰弘, 根本俊介, 菊 地克弥, 仲川博, 越地耕二, 青柳昌宏, 岩井良太, 德久智明, 加藤勝、第24回エレクトロニクス実装学会講演大会講演論文 集,278-279 (2010)
- 16) F. Kato, K. Nomura, T. Yokoshima, S. Nemoto, K. Kikuchi, H. Nakagawa, K. Koshiji, M Aoyagi, R. Iwai, T. Tokuhisa, M. Kato, Proceedings of International Conference on Electronics Packaging, 500-505 (2010)
- 17) 縄舟秀美, 赤松謙祐, 鶴岡孝章, Electrochemistry, 79(3), 172-178 (2011)
- 18) 近藤和夫, 林克彦, 田中善之助, 山川統広, エレクトロニクス 実装学会誌,3(7),607-612(2000)
- 19) 近藤和夫、田中善之助、山川統広、エレクトロニクス実装学会 誌,5(7),672-676 (2002)
- 20) 加藤勝, 新倉恵子, 星野重孝, 大野湶, 表面技術, 42(7), 729-735 (1991)